

OpenMPW の経験

ISHI会設立一周年記念イベント
2部：オープンソースシリコン・コンテスト討論会

田胡治之（たご はるゆき）、SH コンサルティング(株)

2024年5月6日

アジェンダ


1. Google MPWプログラムに参加、OpenROADフローで設計、efabless で製造した MARMOT ASICチップ紹介
2. MARMOT(Managed & Authenticated Radio Messaging Outdoor Things)、管理され認証された屋外無線メッセージIoT
3. 目的、ブロック図、OpenROAD設計過程、テーパーアウトまでは、単行本「日本の半導体戦略と電子地政学2024を読む・・・」に載っている。時間の都合で説明割愛。
4. efabless で製造されたMARMOT ASICチップの評価状況
 1. efabless ASIC の構造 (CARAVEL + ユーザーロジック)
 2. 評価の順序
 3. 動画：(1) CARAVEL内Flashメモリへのプログラム書き込み、Lチカ、GPIO動作。(2) ブレークアウトボード上FlashメモリからMARMOT ASICユーザーロジック内CPU(RV32IMAC)へのプログラム読み込み (SPI波形)、UART動作

「日本の半導体戦略と電子地政学2024を読む・・・」



- Google検索で、「アマゾン ソハコ」と入力すると、赤い表紙の本（上記）が表示されます。紙の本とKindle版があります。
- 付録1に、MARMOTの目的、仕様、ブロック図、OpenROADフロー設計過程が書いてあります。


efabless から届いたモノ 6種類



- | | |
|-----------------------------|---------------------------------|
| (1) QFN64パッケージに封入されたチップ 41個 | (4) ブレークアウトボード用エッジコネクタ |
| (2) efabless ブレークアウトボード 1枚 | (5) デバック用USBケーブル |
| (3) チップトレイに入ったベアダイ 43個 | (6) QFN64パッケージを搭載した M.2 カード 10枚 |

efabless チップの構成

(CARAVEL内にユーザーロジックをはめ込んだチップ)




Ref. <https://info.efabless.com/chipignite-v2>

- CARAVEL（カラベル）の役割：(1)ユーザーロジックの入出力信号を引き出し、チップのパッドに割り付ける、(2)ユーザーロジックの電源（vccd1, vccd2, vdda1, vdda2）をパッドに引き出す。(3) PLLを持ちクロック生成、リセット信号を生成し、ユーザーロジックに供給する。

MARMOT ASICチップのCARAVELとユーザーロジック

CARAVEL


64パッド



ユーザー
ロジック

MARMOT ASICチップ トップレベルのブロック図

CARAVEL



- CARAVEL と ユーザーロジック から構成される。
- CARAVELは、小さなRISC-VコアとFlashメモリ、他を持つ。

ユーザーロジック

RISC-V CPU
(RV32IMAC)


RISC-V CPU
(PicoRV32)

Flashメモリ

efabless ブレークアウトボード（マザーボード）と MARMOT ASIC


ボード上の M.2 コネクタ

ユーザーロジック
の電源入力



MARMOT ASIC
QFN64 package


MARMOT ASIC
が搭載された M.2 カード



76mm

ブレークアウトボード(Rev.5A)と MARMOT ASICへの電源供給

シリアルターミナルソフト
on PC/Mac



- ユーザーロジックの電源がデジタル2系統、アナログ2系統ある理由は、4/5 パワーゲーティング設計を可能にするため

評価の順序

1. **Step-1.** CARAVEL を動かす。CARAVELは小さなRISC-V CPU PicoRV3 と、プログラム格納用Flashメモリ、他を持っている。そのプログラムにより、ユーザーロジック信号のパッドへの引き出しと割り付け、クロック信号の設定、リセット信号発生などを行う。まずこのプログラムを動かす必要がある。
 1. 動画前半にて、(1)CARAVEL内Flashメモリへの“Lチカ”プログラム書き込み、(2) Lチカ動作、(3) GPIO動作、を示す。
2. **Step-2.** ユーザーロジックを動かす。
 1. 動画後半にて、ユーザーロジック中のRISC-V CPU(RV32IMAC)が起動後、ブレークアウトボード上SPI Flashメモリからのプログラム読み込み（SPI波形）、UART動作、を示す。


動画
2分17秒 オーディオなし

おわり

ご清聴ありがとうございました。


予備スライド

ユーザーロジックのRISC-V CPU(RV32IMAC)が、ブレイクアウト基板上のSPI Flash メモリから、プログラムをロード中のSPI信号を観測。



ユーザーロジックのRISC-V
CPU(RV32IMAC)が、
ブレークアウト基板上のSPI
Flash メモリから、
プログラムをロード中。
SPI信号をオシロスコープで観測。
(静止画)

Rocket RV32IMAC Quad SPI動作波形



- キャラベルブレイクアウトボードに外付けしたブート/実行用 Flashチップ(XM25QH32)のインタフェース波形
- 命令とデータがフェッチされているが、まだ正しいデータがロードされていない。